144MHz PLLシンセサイザ
144MHz帯で使用可能なPLL発振回路の実験を行いました。構成
回路図を下記に示します。PLL ICとしてADF4118(f = 0.1~3GHz)を使用しました。VCOは、Vcrtl = 0~5 Vでf = 130~160 MHzの範囲で発振することを確認、ループフィルタはラグリード型で比較周波数fc = 25 kHzとして定数を決定しました。基準信号はfref = 50 MHzとして、手元にあった水晶発振器SG-210を使用しました。PLL ICの制御はArdiunoのSPI通信により行いました。 スケッチはこちらでご確認ください。
出力周波数fRFはカウンタA, B, Rの値により次式で決定されます。
fRF = (P*B + A)fref/R
P = 32 (固定)
A = 0-31
B = 3-8191
R = 1-16383
このとき、比較周波数はfc = fref/Rです。
動作確認
fRF = 145 MHzで特性を確認しました。 span = 500, 100kHzのスペクトラムを下記に示します。出力は-7dBm(0.2mW)、比較周波数によるスプリアスは-60dBc未満に抑制できました。スプリアス成分の強度はラグリードフィルタの特性で変化するため、比較周波数が異なる場合は定数を見直してください。
ダウンロード